MIPI & M-PHY – 모바일 고속 인터페이스의 핵심

모바일 기기 내부의 고속 데이터 전송을 책임지는 MIPI(Mobile Industry Processor Interface)와 그 고속 물리 계층인 M-PHY를 정리합니다. 아키텍처, 동작 모드, Burst 전송, 전력 관리까지 깊이 있게 다룹니다.

---

MIPI란?

MIPI(Mobile Industry Processor Interface)는 모바일 기기 내부의 칩 간 고속 통신을 위해 개발된 인터페이스 표준 체계입니다. MIPI Alliance에서 관리하며, 스마트폰·태블릿 등 모바일 기기의 사실상 표준입니다.

MIPI의 주요 사용처

구간	MIPI 프로토콜	설명
카메라 → SoC	CSI (Camera Serial Interface)	이미지 센서 데이터 전송
SoC → 디스플레이	DSI (Display Serial Interface)	화면 데이터 전송
SoC ↔ 메모리	UFS (Universal Flash Storage)	고속 스토리지 (UniPro/M-PHY 기반)
SoC ↔ 모뎀	DigRF v4	RF 데이터 전송 (M-PHY 기반)

핵심 특징

• 저전압 차동 전송: 작은 전압 진폭(200~400 mV)으로 EMI를 줄이면서 고속 전송
• 저전력: 모바일 기기의 배터리 수명에 최적화
• Protocol과 PHY 분리 설계: 유연한 조합 가능

---

MIPI vs USB/PCIe

기존 인터페이스와 MIPI의 근본적인 차이점입니다.

항목	USB/PCIe	MIPI
구조	Monolithic — Protocol + PHY가 일체	분리형 — Protocol과 PHY 독립
PHY 계층	고정 (USB PHY, PCIe PHY)	선택 가능: D-PHY, C-PHY, M-PHY
Protocol 계층	고정 (USB Protocol, PCIe Protocol)	선택 가능: CSI, DSI, UniPro, DigRF
용도	범용 외부 인터페이스	모바일 내부 칩 간 통신
규격	명확하고 단순	조합이 다양, 설계 유연성 높음
효율	범용 최적화	전력/공간 효율 극대화

MIPI의 분리 설계 덕분에, 예를 들어 카메라에는 CSI + D-PHY를, 스토리지에는 UniPro + M-PHY를 사용하는 식으로 용도에 맞게 조합할 수 있습니다.

---

MIPI PHY 계층 비교

PHY	전송 방식	Lane 당 최대 속도	주요 용도
D-PHY	1 Clock Lane + N Data Lane	~2.5 Gbps	CSI, DSI (카메라, 디스플레이)
C-PHY	Clock embedded in Data (3-wire)	~5.7 Gbps (per trio)	고해상도 카메라, 고밀도 핀 환경
M-PHY	Differential, 8B/10B 코딩	~11.6 Gbps (HS-G4)	UFS, DigRF, UniPro (고속 데이터)

---

M-PHY (High-Speed Serial Physical Interface)

M-PHY란?

MIPI의 고속 물리 계층 인터페이스로, D-PHY보다 더 고속의 데이터 전송을 지원합니다. Differential(차동) 방식으로 전송하며, 데이터 오류를 줄이기 위해 8B/10B 코딩을 사용합니다.

M-PHY Lane 구조

하나의 Lane은 TX 차동 쌍 + RX 차동 쌍으로 구성되며, 양방향 통신을 지원합니다.

---

M-PHY 동작 모드

High Speed (HS) 모드

용도	고속 데이터 전송
신호 방식	NRZ (Non-Return-to-Zero)
종단 저항	100Ω 사용 (신호 품질 확보)
코딩	8B/10B
전압 진폭	선택 가능 (Small/Large Amplitude)

Low Power (LP) 모드

용도	저전력 제어/관리 데이터 전송
신호 방식	PWM (Pulse Width Modulation)
종단 저항	사용하지 않음 (Not terminated)
코딩	없음
전압 진폭	선택 가능

두 모드 모두 전압 변동 폭(Amplitude)을 선택할 수 있어 환경별 최적화가 가능합니다. 넓은 Amplitude는 노이즈 마진이 크고, 좁은 Amplitude는 전력 소모가 적습니다.

---

신호 방식: NRZ vs PWM

NRZ (Non-Return-to-Zero)

• 전압이 높으면 1, 낮으면 0 (중간 복귀 없음)
• 구조 단순, 초고속 전송에 유리
• High Speed 모드에서 사용

PWM (Pulse Width Modulation)

• High 유지 시간(폭)으로 0과 1을 구분
• 별도 Clock 복원 회로 불필요, 전력 절약
• 속도는 느리지만 Low Power 모드에서 적합

---

8B/10B 코딩

NRZ 방식의 High Speed 모드에서 사용하는 라인 코딩입니다.

왜 8B/10B가 필요한가?

8비트 데이터를 그대로 전송하면 0이나 1이 연속으로 이어질 수 있습니다. 이 경우 수신 측에서 클럭을 복원하기 어렵고, DC 바이어스가 쌓이는 문제가 발생합니다.

 

8B/10B의 역할

DC 밸런스	0과 1의 개수를 거의 같게 유지하여 DC 편향 방지
Clock 복원	충분한 신호 전이(Transition)를 보장하여 수신 측 CDR(Clock Data Recovery) 지원
오류 감지	약속된 10bit 조합만 유효 — 유효하지 않은 코드 수신 시 오류 감지 가능

오버헤드

8비트를 10비트로 확장하므로 20%의 대역폭 오버헤드가 발생합니다.

유효 데이터 레이트 = 라인 레이트 × 8/10 = 라인 레이트 × 0.8

---

Burst Mode 전송

M-PHY의 데이터 전송은 Burst 단위로 이루어집니다.

Burst 시퀀스

PREPARE → SYNC → MK0 → PAYLOAD → STALL

Phase	역할
PREPARE	전송 준비, 종단 저항 활성화, PLL 안정화
SYNC	수신기 CDR의 클럭 동기화
MK0	Marker 0, Burst 시작 알림
PAYLOAD	실제 데이터 전송 구간
STALL	전송 완료, 다음 Burst 대기 또는 전력 절약 상태로 전환

---

Speed Classes (Gears)

M-PHY는 **4단계의 속도 클래스(Gear)**를 지원하며, 한 단계마다 데이터 레이트가 2배씩 증가합니다.

High Speed Gear

Gear	레이트	유효 데이터 레이트 (8B/10B 후)
HS-G1	1.4575 Gbps	~1.166 Gbps
HS-G2	2.915 Gbps	~2.332 Gbps
HS-G3	5.83 Gbps	~4.664 Gbps
HS-G4	11.6 Gbps	~9.28 Gbps

Gear 선택은 채널 품질과 전력 예산에 따라 동적으로 결정됩니다.

---

Idling States (전력 절약)

M-PHY는 데이터를 전송하지 않을 때 3가지 깊이의 전력 절약 상태를 지원합니다.

State	전력 절약	복귀 대상	복귀 속도
STALL	낮음	HS NRZ Burst	빠름 (수 ns)
SLEEP	중간	LP PWM Burst	중간 (수 µs)
HIBERNATE	최대	전체 재초기화 필요	느림 (수 ms)

전력 절약 깊이가 클수록 소비 전력은 줄지만 복귀 시간이 길어집니다. 트래픽 패턴에 따라 적절한 Idling State를 선택합니다.

---

M-PHY 활용처

M-PHY는 다양한 상위 프로토콜의 물리 계층으로 사용됩니다.

DigRF v4

용도	SoC ↔ RF 트랜시버 간 디지털 데이터 전송
배경	LTE, WiMax 등 모바일 단말의 데이터 레이트 증가에 대응
목표	핀 수 최소화, 소비전력 최소화
PHY	M-PHY 기반

LLI (Low Latency Interface)

용도	두 칩 간 저지연 통신
특징	공유 메모리 모델, 매우 낮은 레이턴시
PHY	M-PHY 기반

SSIC (SuperSpeed Inter-Chip)

용도	칩 간 USB SuperSpeed 링크
특징	USB 3.0의 칩 간 버전, 외부 커넥터 불필요
PHY	M-PHY 기반

UniPro (Unified Protocol)

용도	모바일 단말 내 디바이스 간 통합 프로토콜
특징	높은 데이터 레이트, 낮은 에너지, 레이어드 아키텍처
대표 응용	UFS (Universal Flash Storage) — 스마트폰 내장 스토리지 표준
PHY	M-PHY 기반

---

M-PHY 프로토콜 스택 구조

M-PHY는 맨 아래 물리 계층만 담당하므로, 상위 프로토콜을 자유롭게 교체할 수 있습니다.

---

정리

MIPI는 모바일 기기 내부 통신의 표준 체계이며, Protocol과 PHY의 분리 설계가 핵심입니다. M-PHY는 MIPI의 고속 물리 계층으로 HS/LP 두 모드를 지원하고, 8B/10B 코딩으로 신호 무결성을 확보합니다. Burst Mode 전송과 3단계 전력 절약 상태를 통해 고속과 저전력을 동시에 달성하며, UFS, DigRF, SSIC 등 다양한 모바일 핵심 인터페이스의 기반이 됩니다.